芯片后端设计主管
40-65K·15薪
上海徐汇区漕河泾5-10年硕士
-
公司简介：墨芯人工智能（Moffett AI）成立于2018年，总部位于中国深圳，在上海、北京、硅谷设有全球办公室。墨芯拥有全球领先、自主研发的稀疏化算法，是双 -
岗位职责: 1. 协助前端工程师, 参与前期设计PPA的评估工作. 2. 负责完成从RTL到GDS的物理实现. 3. 负责Block-Level 或Chip-L -
职位描述 1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route； 2、负责模块或顶层的时序收敛
-
职位描述 1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route； 2、负责模块或顶层的时序
-
岗位职责： 1. 负责数字电路从RTL 到GDS的数字后端实现，完成芯片sign off流程 2. 完成芯片布局，包括电源网络规划，模块布局，CTS， rout
-
职责描述： 1. ASIC IC 设计芯片后端工程师从RTL到GDSII； 2. 具备完整的芯片Tapeout经验，后端布局规划（模块级或全芯片级）； 3. -
岗位职责： 1、 负责SOC芯片、ASIC芯片从netlist到tap-out的全流程工作； 2. 与前端工程师配合，完成floorplan，CTS，Rou -
职位描述： 1. 负责完成从Netlist到GDSII的物理设计； 2. 完成包括布局布线、形式验证、静态时序分析和收敛、功耗分析、物理验证等工作； 3. 协助 -
职位描述: 1、负责模块级别后端设计。 2、负责block开发前期的后端PPA评估。 3、配合TOP 实现signoff 收敛。 职位要求 ： 1、微 -
岗位职责： 1.能处理复杂芯片 TOP LEVEL 物理实现； 2. 完成后端设计工作，包括 FloorPlan，APR，CTS 等； 3. 完成物理验证，包括 -
职责描述： 1)SOC模块以及顶层物理设计，从Netlist3到GDSII的全部设计； 2)后端设计中的布局布线，解决布局布线中的Timing以及Congest -
岗位职责： 1）sys及模块级别DFT设计 2）和负责TOP的DFT工程师合作，开发DFT流程 3）和sys级及模块及工程师合作，规划sys级别dft结构 4） -
职位描述： 1、与前端设计团队合作，负责芯片的时钟、复位、电源等布局规划； 2、2、负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序 -
工作职责 1. 负责芯片项目从netlist到GDSII的后端物理实现，将netlist通过后端流程输出GDSII文件； 2. 实施后端设计工作的PnR流程，包 -
Job Responsibilities: 1、In charge of the digital backend physical design of bloc -
职位描述： 1、负责商城后端架构设计，支持高并发和大规模数据处理，保障系统的性能和稳定性。 2、解决系统架构和性能方面的复杂问题，确保系统在高负载和异常情况下的 -
岗位职责： 1.负责数字芯片的后端设计,包括布局布线，时钟树实现，效率/面积/功耗等的优化。 2.负责数字芯片后端设计中对DFT/DFM/DFY/DFR的有效实 -
角色和期望： 1. 能够独立完成Block和Chip Top物理实现与设计收敛工作，包括Floorplan, APR,Clocking等；能够独立执行 -
Job Summary As a member of the core backend team, you will be responsible for t -
岗位职责： 1.参与从RTL到GDSII的数字物理设计及全流程，包括Floorplan、Place、CTS、Route、Timing Closure、SI等; -
工作职责： 1. TOP level implement，包括TOP PD，及全芯片STA，PA和PV； 2. 管理和跟踪block的后端状态，识别后端风险，提 -
岗位描述： 负责芯片从Netlist到GDS输出的后端设计工作，包括综合、布局布线和时序分析。 任职要求： 1.大学本科及以上学历，电子、计算机、物理、数学或相 -
岗位职责： 1、配合前端工程师完成STA、功耗分析、SI分析等工作； 2、负责SOC芯片/ASIC芯片从netlist到tap-out的全流程工作； 3、负责顶
-
工作职责 1.参与系统方案的时钟、复位、电源的布局规划； 2.负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证、功耗 -
) 负责数字后端设计从netlist到GDS的全流程工作，包括布局布线以及时钟树的综合； (2) 与前端设计团队紧密合作，确保设计模块的物理可实现性； (3) -
岗位职责： 1、负责低功耗模块Netlist到GDS的物理设计工作，包含floorplan/powerplan/place/CTS/route； 2、负责模块收 -
您将要做的事情： STA用于分层设计。 限制创建和验证，时间预算。 分区和全芯片级别的定时关闭。 特殊定时关闭，如io、测试、时钟等。 综合，网表质量检查，形式 -
岗位职责： 1、与数字前端建立有效沟通，根据芯片项目与工艺要求，建立定制化的项目sign-off标准； 2、使用主流EDA工具实现SoC芯片从Netlist到G -
【岗位职责】:负责数字电路从RTL到GDSII的实现：包括布局布线、形式验证、静态时序分析、物理验证、功耗及电源网络分析、可靠性等工作，完成投片。 【岗位要求】
-
岗位职责： 1、负责ASIC后端设计实现，实现block/chiplevel Floorplan / Placement / CTS / Routing / P
上海设计后端主管招聘信息页介绍
BOSS直聘为您提供【上海设计后端主管】相关热门职位，求职者与Boss直接开聊、加快面试、即时反馈，找上海设计后端主管相关工作就来BOSS直聘和Boss开聊吧！