25-50K·13薪

模拟电路版图工程师-上海

精控集成半导体成立于2020年，旨在依托团队深厚的行业积累服务以中国本土高速发展的半导体应用市场为中心的全球客户。公司专注设计和生产以高精度ADC/DAC为核心技术的各类控制电路，高压驱动，接口芯片，电源管理等标准和定制产品。我们竭力服务通讯，工业控制，医疗，仪器仪表和汽车等多个应用市场。公司总部位于深圳，在上海和印度班加罗尔设有研发中心。
我们非常欢迎与我们拥有共同价值观并致力于与我们共同成长的工程师加入。加入我们，除了有竞争力的薪酬和福利，以及丰厚的公司股权，您还将获得在模拟半导体方向快速职业发展的机会。
主要职责:
1.负责块级版图设计工作，可以辅助顶层布图设计方案的布局工作；
2.在块级电路有被证实的布图规划、电源规划、面积和进度估算等方面的能力；
3.了解多个电压供应区块和相关的版图技术；
4.与设计工程师沟通完成必要的布局trade-off工作，以搭建复杂的基于CMOS和BCD技术的模拟模块级版图；
5.满足严格的匹配、性能、面积和功率要求，同时满足PDV的设计要求；
6.配合数字信号研发，输入输出和静电释放设计等工作；
7.识别故障电路和版图结构；
8.调试和主导解决物理设计套件问题，负责版图涉及到的DRC/LVS/ERC改进。
职位要求:
1.2年以上基于CMOS和BCD技术的芯片，block和芯片层级定制化模拟/混合信号版图设计的经验。
2.熟悉Cadence Virtuoso XL原理图驱动布图设计流程，Virtuoso布图规划，约束驱动布局和提取流程。
3.熟练使用Mentor graphics Calibre设计验证套件(DRC, LVS, ERC)；熟练的解译，调试和输出结果。
4.在设备匹配、同心结构、隔离、屏蔽、虚拟器件使用、寄生灵敏度、高速布线，以及芯片级电迁移、红外降、自热、交叉耦合电容和DFM实践等高性能模拟版图技术方面有丰富经验。
5.对芯片级别的封装需求和限制有良好的理解。
6.有PERL或SKILL脚本经验者优先考虑。
7.英语可以作为工作语言。