35-50K·15薪

资深数字设计工程师-DDR

上海3-5年硕士

Verilog 高速接口 DDR DDR PHY DDR Controller
立即沟通
王女士
感兴趣

澜起科技 ·招聘经理

职位描述

Sr. Digital Design Engineer-DDR
Responsibility:
1. Micro-architecture definition/writing IC design spec;
2. RTL coding for logic modules;
3. Simulation/Verification of functionalities at both module level and top level;
4. Do module level synthesis / timing analysis;
5. Writing complete design/verification reports;
6. Silicon debug of the related module functionalities;
7. Writing test patterns for production tests.
Qualification:
1. MSEE with minimum 4-year experience of digital design experience;
2. Relevant experience in high-speed and low power digital design is must;
3. Solid knowledge of digital design building blocks (eg. Data-path, Synchronizer, FIFO...);
4. Strong skills of Verilog RTL coding and verification and debug;
5. Hands on experience in EDA tools such as Cadence NC-Sim, Synopsys DC, PT, etc;
6. Relevant experience in DDR interface design is a plus;
7. Self-motivated and team player.

公司介绍

澜起科技成立于2004年,是国际领先的高性能处理器和全互连芯片设计公司。公司致力于为云计算和人工智能领域提供高性能、低功耗的芯片解决方案,目前的产品包括内存接口芯片、PCIe Retimer芯片、服务器CPU和混合安全内存模组等。

作为科创板首批上市企业,澜起科技于2019年7月登陆上海证券交易所,股票代码为688008。公司总部设在上海,并在昆山、西安、澳门及美国、韩国等地设有分支机构。

工商信息

澜起科技股份有限公司

法定代表人:杨崇和 注册资本:114146.1126万人民币
成立日期:2004-05-27 经营状态:存续

工作地址

上海徐汇区和光天地徐汇区漕宝路181号
澜起科技

澜起科技股份有限公司

半导体/芯片已上市 500-999人

更新于:2024-08-09
下载APP确定

已安装?在APP中 直接打开