数字后端设计工程师
20-30K·16薪 上海浦东新区张江 在校/应届 本科
岗位描述 1、基于顶尖工艺节点的高速数模混合芯片、大型SoC等高端芯片的后端设计、流片、验证； 2、负责从RTL到GDS的所有后端工作，完成顶层或模块级设计的布
职位描述 1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route； 2、负责模块或顶层的时序收敛
2-3年经验 有2-3次tapeout经历 会主流eda flow 有先进工艺节点经验优先- Responsibilities: Work with global Front-End design team and physical design tea
工作职责： 1、 协助前端设计完成数字部分的面积优化、功耗分析、时序分析及版图规划； 2、 实现芯片规划及布局，顶层设计到模块划分； 3、 负责完成从Netli
1、负责高速通信/高精度信号链类芯片的数字电路从netlist到gds2的物理实现，包括floorplan，place，cts，route等流程； 2、负责顶层
岗位职责： 1、负责Floorplan布局规划，电源网络设计、时钟树综合分析、功耗面积优化分析； 2、负责Timing closure、ECO design、I- 职位介绍 岗位职责： 负责从netlist到GDSII， 包括APR PV STA IR等signoff。 任职要求： 1. 超过10年以上的芯片后端项目
岗位职责： 1. 负责数字电路从RTL 到GDS的数字后端实现，完成芯片sign off流程 2. 完成芯片布局，包括电源网络规划，模块布局，CTS， rout
Job Summary As a member of the core backend team, you will be responsible for t
) 负责数字后端设计从netlist到GDS的全流程工作，包括布局布线以及时钟树的综合； (2) 与前端设计团队紧密合作，确保设计模块的物理可实现性； (3)
岗位职责： 1、与数字前端及模拟版图建立有效沟通，配合项目迭代优化。 2、使用INNOVUS/ICC等EDA工具实现SOC全芯片从Netlist到GDSII的物
工作职责: 一 芯片设计 1. 负责从RTL到GDSII数字芯片后端实现 2. Block level P&R 3. 完成block level 的STA
岗位职责： 1.参与从RTL到GDSII的数字物理设计及全流程，包括Floorplan、Place、CTS、Route、Timing Closure、SI等;
核心职责 物理实现 主导6nm/7nm等先进工艺节点的芯片后端全流程。（Floorplan→CTS→Routing→Signoff） 解决高密度设计下的时
岗位职责： 1.能处理复杂芯片 TOP LEVEL 物理实现； 2. 完成后端设计工作，包括 FloorPlan，APR，CTS 等； 3. 完成物理验证，包括
职位描述： 1、与前端设计团队合作，负责芯片的时钟、复位、电源等布局规划； 2、负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析
岗位职能： 1. 负责芯片从Netlist到GDS输出的后端设计工作； 2. Floor plan，IO plan，power plan； 3. P&R 流程，
角色和期望： 1. 能够独立完成Block和Chip Top物理实现与设计收敛工作，包括Floorplan, APR,Clocking等；能够独立执行T
岗位职责 1 根据设计要求进行数字电路部分从netlist到GDS signoff的后端设计工作. 2 设计工作包含布局布线，静态时序分析，信号完整性分析，物理- 职位描述 1、负责模块或顶层从Netlist到GDS2的物理实现, 包括Floorplan, Place, CTS, Route； 2、负责模块或顶层的时序
- 一．职责描述： 1. 负责芯片后端平台、流程开发. 2. 负责全芯片级CHIP_TOP的物理实现 3. 负责从RTL2GDSII、布局布线，电源网络设计，时序收
- 工作职责： 1.负责芯片从Netlist到GDS输出的后端设计工作。 2.Floor plan，IO plan，Power plan 3. P&R 流程，E
工作职责: 负责模块/芯片的数字后端物理设计（Netlist to GDS）。 熟练掌握平面图，CTS和布线。 负责时序分析，电源方案分析，电源完整性分析，时钟
【岗位职责】 1.参与系统方案的时钟、复位、电源的布局规划； 2.负责从Netlist到GDSII的物理设计，包括布局布线、形式验证、静态时序分析、物理验证
1.负责从Netlist到GDS的后端设计工作，包括Floorplan,Place,CTS,Route； 2.负责模块或顶层的时序收敛，形式验证，低功耗检查，功
岗位职责： 1.技术领导力：主导大型 SOC 芯片的物理设计全流程，覆盖 floorplan 规划、电源网络设计、时序收敛、时钟树综合、寄生参数提取及物理验证（
岗位职责： 作为数字IC后端技术主设计师，负责带领团队完成芯片产品数字后端设计相关任务（包括人才队伍建设等），负责数字后端从Netlist到GDS全流程的规范与
职责描述（负责下列内容中的其中 1 项） 1）芯片顶层布局及整合：对芯片整体架构进行布局规划，将各个功能模块合理整合，确保芯片整体性能的优化。 2）时钟网络设计
海思手机麒麟芯片后端，顶级团队，业务扩张。主航道大业务，三年＋老司机看过来！平常社招通道焊死，这次破例开闸！ 简历收到一周内安排面试，再过一周通知面试结果，一个
上海数字后端设计工程师招聘信息页介绍
BOSS直聘为您提供【上海数字后端设计工程师】相关热门职位，求职者与Boss直接开聊、加快面试、即时反馈，找上海数字后端设计工程师相关工作就来BOSS直聘和Boss开聊吧！